[导读]DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线有什么方法。
DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线有什么方法。
如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。
第一步,确定拓补结构(仅在多片DDR芯片时有用)
首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3采用菊花链结构。
拓补结构只影响地址线的走线方式,不影响数据线。
星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线,菊花链就是用地址线把两片DDR“串起来”,就像羊肉串,每个DDR都是羊肉串上的一块肉,哈哈,开个玩笑。
第二步,元器件摆放
确定了DDR的拓补结构,就可以进行元器件的摆放,有以下几个原则需要遵守:
原则一,考虑拓补结构,仔细查看CPU地址线的位置,使得地址线有利于相应的拓补结构
原则二,地址线上的匹配电阻靠近CPU
原则三,数据线上的匹配电阻靠近DDR
原则四,将DDR芯片摆放并旋转,使得DDR数据线尽量短,也就是,DDR芯片的数据引脚靠近CPU
原则五,如果有VTT端接电阻,将其摆放在地址线可以走到的最远的位置。一般来说,DDR2不需要VTT端接电阻,只有少数CPU需要;DDR3都需要VTT端接电阻。
原则六,DDR芯片的去耦电容放在靠近DDR芯片相应的引脚。
第三步,设置串联匹配电阻的仿真模型
摆放完元器件,建议设置串联匹配电阻的仿真模型,这样对于后续的布线规则的设置是有好处的。
点击AnalyzeàSI/EMI SimàModel Assignment,然后会出来Model Assignment的界面
然后点击需要设置模型的器件,通常就是串联匹配电阻,分配或创建合适的仿真的模型,如果不知道如何创建,请在互联网上搜索或发邮件给无线时代(Beamsky)。
分配好仿真模型之后的网络,使用Show Element命令,可以看到相关的XNET属性。
第四步,设置线宽与线距
1. DDR走线线宽与阻抗控制密切相关,经常可以看到很多同行做阻抗控制。对于纯数字电路,完全有条件针对高速线做单端阻抗控制;
但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。到目前为止,本人设计的混合电路产品中,最高规格的DDR是DDR2-800,未作阻抗控制,工作一切正常。
2. DDR的供电走线,建议8mil以上,在Allegro可以针对一类线进行物理参数的同意设定,我本人喜欢建立PWR-10MIL的约束条件,并为所有电源网络分配这一约束条件。
3. 线距部分主要考虑两方面,一是线-线间距,建议采用2W原则,即线间距是2倍线宽,3W很难满足;二是线-Shape间距,同样建议采用2W原则。对于线间距,也可以在Allegro中建立一种约束条件,为所有DDR走线(XNET)分配这样的约束条件。
4. 还有一种可能需要的规则,就是区域规则。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或DDR芯片周围设定允许小间距,小线宽的区域规则。
第五步,走线
走线就需要注意的内容比较多,这里只做少许说明。
所有走线尽量短
走线不能有锐角
尽量少打过孔
保证所有走线有完整的参考面,地平面或这电源平面都可以,对于交变信号,地与电源平面是等电位的
尽量避免过孔将参考面打破,不过这在实际中很难做到
走完地址线和数据后,务必将DDR芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的。
第六步,设置等长规则
对于数据线,DDR1/2与DDR3的规则是一致的:每个BYTE与各自的DQS,DQM等长,即DQ0:7与DQS0,DQM。等长,DQ8:15与DQS1,DQM1等长,以此类推。
补充一点,很多时候,地址线的等长要求不严格,这一点我还没有尝试过。在本人设计的这些产品中,地址线,数据线都做了25mil的Relative Propagation Delay的等长规则设定。关于等长规则设定的细节在这里不再赘述,有兴趣的话,可以发邮件给无线时代(Beamsky)。
第七步,绕等长
完成等长规则的设定后,最后一步也是工作量最大的一步:绕等长。
在这一步,我认为只有一点规则需要注意:尽量采用3倍线宽,45度角绕等长。
绕等长完成后,最好把DDR相关网络锁定,以免误动。
到这里,DDR走线就已经完成了,在本人设计过的三,四十种产品中,都是按照上面的规则与过程完成的,DDR2最高规格是DDR2-800,512MB,DDR3最高规格是DDR3-1600,1GB,都可以很稳定的工作,无论性能还是可靠性,都未曾出过问题。
穿线技术是布线中比较常见的技术,为了保证线缆不被刮破从而造成“短路”,在所有的钢管口都要安放塑料护口,所以我们在进行施工时应该随时携带“护口”,需要时可随时安放,以免因手上没有“护口”而“偷懒”。
垂直线缆通过过渡箱转入垂直钢管往下一层走时,在过渡箱中要绑扎悬挂,避免线缆重量全压在弯角的里侧线缆上,影响线缆的传输特性。在垂直线槽中的线缆要每米绑扎悬挂一次。线槽内布放线缆应平直、无缠绕,并且长短要一致。
关于“标号”的问题,线缆按照计算机平面图进行标号,每个标号对应一条4对芯线,对应的房间和插座位置不能弄错,在实施中,这是最容易出错的地方。经验是,两端的标号位置距末端25cm,贴浅色塑料胶带,上面用油性笔写上标号或贴上纸质号签后再缠上透明胶带。
关于“余线”的问题,线缆在配线箱处的“余线”长短要一致,并且不要过长。最好将余线按“分组表”分组,从线槽出口拉直绑扎好,绑扎点间距不大于50cm。需要注意的是,不可用铁丝或硬电源线绑扎。
另外,一般要按3%的比例穿备用线,备用线放在主干线槽内,每层至少一根备用线。穿线完成后,所有的4对芯线缆应全面进行通断测试。测试可采用下面的方法,把两端线缆的芯全部剥开,露出铜芯。
在一端把数字万用表拨到通断测试档,两表笔接到一对线缆芯上,在另一端把这对线缆芯频繁、短暂地接触。如果持表端能听到断续的声音就表示测试通过,每根线缆的4对芯都要测。通过这样的测试,能发现断线、断路和标错号的问题。
布线期间,还有一个需要注意的是线缆拉出线缆箱后尚未布放到位时,如果要暂停施工,应将线缆仔细缠绕收起,妥善保管。
关于DDR布线有什么方法,今日小编就先为大家讲解到这里,相信各位在看过本文之后对于DDR布线已经有了一定的了解,当然,布线施工阶段是一个极其关键的环节,因此布线工艺以及布线的标准是尤为重要的。
(本文来源于网络,由千家智客进行整理编辑,如有侵权,请联系删除。)
本文率先发布于千家综合布线网:https://cabling.qianjia.com/html/2019-04/26_334777.html
声明:凡注明为其它来源的信息均转自其它平台,目的在于传递更多信息,并不代表本站观点及立场和对其真实性负责。若有侵权或异议请联系我们删除。
千家智客微信公众号
扫描下方二维码,关注千家智客微信公众号(qianjiacom),随时随地知晓智能行业天下事!